Security System Engineering Solution Design (Second Edition) 9787560**3878

本书从用户的角度全面阐述了VerilogHDL语言的重要细节和基本设计方法，并详细介绍了Verilog2001版的主要改进部分。本书**关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合VerilogHDLIEEE13**-2001标准。

SamirPalnitkar目前是美国JamboSystems公司总裁。JamboSystems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。

**部分Verilog基础知识

**章VerilogHDL数字设计综述 2

1．1数字电路CAD技术的发展历史 2

1．2硬件描述语言的出现 2

1．3典型设计流程 3

1．4硬件描述语言的意义 4

1．5VERILOGHDL的优点 5

1．6硬件描述语言的发展趋势 5

第2章层次建模的概念 7

2．1设计方法学 7

2．2四位脉动进位计数器 8

2．3模块 9

2．4模块实例 10

2．5逻辑仿真的构成 12

2．6举例 12

2．7小结 15

2．8习题 16

第3章基本概念 17

3．1词法约定 17

3．2数据类型 20

3．3系统任务和编译指令 25

3．4小结 29

3．5习题 30

第4章模块和端口 31

4．1模块 31

4．2端口 33

4．3层次命名 38

4．4小结 39

4．5习题 39

第5章门级建模 40

5．1门的类型 40

5．2门延迟 50

5．3小结 54

5．4习题 55

第6章数据流建模 56

6．1连续赋值语句 56

6．2延迟 58

6．3表达式、操作符和操作数 59

*．*操作符类型 60

6．5举例 67

6．6小结 74

6．7习题 74

第7章行为级建模 76

7．1结构化过程语句 76

7．2过程赋值语句 79

7．3时序控制 83

7．4条件语句 88

7．5多路分支语句 **

7．6循环语句 91

7．7顺序块和并行块 94

7．8生成块 98

7．9举例 103

7．10小结 108

7．11习题 109

第**任务和函数 112

8．1任务和函数的区别 112

8．2任务 113

8．3函数 117

8．4小结 121

8．5习题 122

第9章实用建模技术 123

9．1过程连续赋值 123

9．2改写（覆盖）参数 125

9．3条件编译和执行 127

9．4时间尺度 130

9．5常用的系统任务 131

9．6小结 137

9．7习题 138

第二部分Verilog高级主题

**0章时序和延迟 142

10．1延迟模型的类型 142

10．2路径延迟建模 145

10．3时序检查 151

10．4延迟反标注 153

10．5小结 154

10．6习题 154

**1章开关级建模 156

11．1开关级建模元件 156

11．2举例 160

11．3小结 1**

11．4习题 165

**2章用户自定义原语 166

12．1UDP的基础知识 166

12．2表示组合逻辑的UDP 168

12．3表示时序逻辑的UDP 173

12．4UDP表中的缩写符号 176

12．5UDP设计指南 177

12．6小结 178

12．7习题 178

**3章编程语言接口 180

13．1PLI的使用 182

13．2PLI任务的连接和调用 182

13．3内部数据表示 184

13．4PLI库子程序 185

13．5小结 195

13．6习题 196

**4章使用VerilogHDL进行逻辑综合 197

14．1什么是逻辑综合 197

14．2逻辑综合对数字设计行业的影响 199

14．3VERILOGHDL综合 200

14．4逻辑综合流程 204

......